デバッグソリューションズホームへ

1.はじめに

2.使用される単語

3.文法定義表記方法

4.文法定義

4.1 BSDLの構造

4.2 Generic

parameter文

4.3 Logical port

description文

4.4 Standard use文

4.5 Use文

4.6 Compornent

conformance文

4.7 Device package

pinmappings文

4.8 Grouped port

identification文

4.9 Scan port

identification文

4.10 Compliance enabel

description文

4.11 Instruction register

description文

4.12 Optional register

description文

4.13 Register access

description文

4.14 Boundary register

description文

4.15 RUNBIST

description文

4.16 INTEST description

4.17 User extensions

to BSDL

4.18 Design Warning文

 

5.Standard VHDL

Package

5.1 1990年版

5.2 1994年版

5.3 2001年版

 

6.各バージョンにおける

  DEBSOLホームへ

 

4.5 Use 文

use 文は BSDL の中から参照する属性、型、定数等を定義した VHDL Package を指定します。<use>文はオプションです。

<use statement>

::=

use <user VHDL package identifier>.all;

<user VHDL package identifier> ::=

<VHDL identifier>

<user VHDL package identifier>はユーザーが指定する属性、型、定数等の情報を定義したVHDL package名です。 “.all” のサフィックスはそのpackageの全ての項目が有効であることを意味します。VHDLでは“.all” 以外の指定も可能ですが、BSDLでは“.all” のサフィックスのみが使用できます。

 

例:

use My_Package.all; -- ユーザー指定のVHDL Packageです。