デバッグソリューションズホームへ

1.はじめに

2.Test Access Port

3.BS周辺回路

4.TAPコントローラ

5.インストラクションレジスタ

6.Testデータレジスタ

7.BS試験例

8.インフラ試験

9.BS試験

  DEBSOLホームへ

6.Test Data レジスタ

6.1 Test Data レジスタの構成

命令コードを格納するインストラクションレジスタに対して、命令コードから制御されるレジスタの総称を Test Data レジスタ と呼んでいます。Test Data レジスタに必須のレジスタとして、バイパスレジスタとバウンダリスキャンレジスタが定義されており、オプションとしてデバイスIDレジスタとデザイン定義レジスタがあります。

 

6.2 バウンダリスキャンレジスタ

バウンダリスキャンレジスタは外部ピンと内部論理回路との間に配置され、その動作はTAPコントローラによって制御されます。又それぞれのバウンダリスキャンレジスタはシリアルに接続され、シフトレスタを構成しています。TAPコントローラの制御のもとで、TDiから入力されたデータをバウンダリスキャンレジスタ取り込んだり、バウンダリスキャンレジスタのデータをTDoにシフトアウトしたりします。

バウンダリスキャンレジスタには、それぞれの用途に対して BC_0 から BC10 のセルタイプが定義されています。

BC_0

このセルタイプは Std1149.1 で定義されている全ての値(Dont Careも含めて)をキャプチャできる仮想的なセルタイプです。

BC_1

2ステートの全てのインストラクションに対応したセルタイプです。

入力セル構成

出力セル構成

 

BC_2

SAMPLE , PRELOAD , EXTEST , RUNBIST に対応したセルタイプです。このタイプはINTEST に対応していません。

入力セル構成

出力セル構成

 

BC_3

入力ピンと内部モニタに使用されるセルタイプです。

 

BC_4

内部モニタに使用されるセルタイプです

 

BC_5

出力ピンを制御するための入力ピンに使用されるセルタイプです。

 

BC_6

双方向ピンの為のセルタイプです。Std1149.1−2001ではBC_7の使用を推奨しています。

 

BC_7

双方向ピンの為のセルタイプです。

 

BC_8

INTESTをサポートしない、双方向ピンの為のセルタイプです。

このタイプはStd1149.1−2001版で Standard VHDL Package に追加されました。

 

BC_9

INTESTとSAMPLE命令時、内部論理からの出力またはEXTESTの出力信号をモニタするセルフモニタ出力のセルタイプです。

このタイプはStd1149.1−2001版で Standard VHDL Package に追加されました。

 

BC_10

INTEST命令をサポートしない出力信号をモニタするセルフモニタ出力のセルタイプです。

このタイプはStd1149.1−2001版で Standard VHDL Package に追加されました。

 

6.3 デバイスIDレジスタ

デバイスIDレジスタは、デバイスメーカーによって組み込まれたデバイスの情報(デバイスID)を保持しています。デバイスIDは Version情報 、Part Number , Manufacture IDから構成されます。デバイスIDレジスタは、IDCODE 命令が選択されたとき、Capture−DR ステートの立ち上がりエッジでTDoから出力されます。

インスラクションレジスタは Test−Logic−Reset ステートで IDCODE 命令(IDCODEを持たない場合は、BYPASS命令)に初期化されます。IDCODE命令が設定された場合、Test−Logic−Reset ステートに続く Shfit−DR ステートで TDoからは IDCODEの LSB( “1” )が出力され、BYPASS命令が設定された場合、“0” が出力されます。この動作は,ターゲットボードに搭載されているデバイスが IDCODE を持つかどうかの自動判定に使用されます。

デバイスIDレジスタのアクセスは、デバイス内部論理の動作には影響を与えません。

 

6.4 デザイン定義レジスタ

デザイン定義レジスタは、デバイスメーカーによるデバイス特有の試験(自己診断テストやスキャンパス試験等)をサポートするために実装されます。これらのレジスタはパブリックとして定義される必要はありません。

 

6.5 Bypassレジスタ

Bypassレジスタは、テストパターンデータのシフト動作をバイパスする為のレジスタで、TDi と TDo 間に1ビットのレジスタで構成されます。インスタラクションレジスタに Bypass 命令がセットされると、バイパスレジスタは、Capture−DR ステートの立ち上がりエッジで “0” にリセットされます。

インスラクションレジスタは Test−Logic−Reset ステートで IDCODE 命令(IDCODEを持たない場合は、BYPASS命令)に初期化されます。IDCODE命令が設定された場合、Test−Logic−Reset ステートに続く Shfit−DR ステートで TDoからは IDCODEの LSB( “1” )が出力され、BYPASS命令が設定された場合、“0” が出力されます。この動作は,ターゲットボードに搭載されているデバイスが IDCODE を持つかどうかの自動判定に使用されます。

デバイスIDレジスタのアクセスは、デバイスのシステムロジックの動作には影響を与えません。