２．Ｔｅｓｔ　Ａｃｃｅｓｓ　Ｐｏｒｔ（ＴＡＰ）

２．１　概要

ＴＡＰ（Ｔｅｓｔ　Ａｃｃｅｓｓ　Ｐｏｒｔ）はバウンダリスキャンデバイスに実装される、汎用ポートで、このポートを使って、様々なテスト機能を実現します。ＴＡＰはＴＣＫ，ＴＭＳ，ＴＤＩ，ＴＤＯから構成され、ＴＲＳＴはオプションとなっています。

２．２　Ｔｅｓｔ　Ａｃｃｅｓｓ　Ｐｏｒｔ

（１）　Ｔｅｓｔ　Ｃｌｏｃｋ　Ｉｎｐｕｔ（ＴＣＫ）

ＴＣＫはデバイス間を接続するシリアルデータパスのシステムクロックとして使用されます。全てのテスト・オペレ−ションとスキャンオペレ−ションは、このＴＣＫに同期して行われます。ＴＣＫは通常５０％デューティーの自走ＣＬＫに接続されることが理想ですが、多くの場合、一定の期間停止したりするような状況があります。ＩＥＥＥ　Ｓｔｄ　１１４９．１ではＴＣＫ　が　“０”　の状態で停止する場合、テストロジックの状態を保持し続けることが規定されています。そしてクロックが再度動作を始めた場合、停止した状態から動作するようになっています。ＴＣＫが　“１”　の状態で停止した場合の動作の保証はオプションとなっています。

（２）　Ｔｅｓｔ　Ｍｏｄｅ　Ｓｅｌｅｃｔ　ｉｎｐｕｔ（ＴＭＳ）

テストロジックを制御する信号です。この信号は、テスト・オペレ−ションをコントロ−ルするためにＴＡＰでデコ−ドされます。ＴＡＰの状態の変化は、ＴＣＫの立ち上がりエッジでサンプリングされます。ＴＭＳ信号がドライブされない間はハイレベルでなければならない為、回路デザインでプルアップすることを推奨します（通常、デバイス内部にプルアップ抵抗が内蔵されます）。これにより、ノ−マルオペ−レション時は、Ｔｅｓｔ−Ｌｏｇｉｃ−Ｒｅｓｅｔの状態が確保されます。

（３）　Ｔｅｓｔ　Ｄａｔａ　Ｉｎｐｕｔ（ＴＤＩ）

テストロジックに対して、命令やデ−タをシリアル入力する信号です。この入力は、選択されたレジスタ（インストラクションｏｒデ−タレジスタ）に、ＴＣＫの立ち上がりに同期して入力されます。ＴＭＳ信号がドライブされない間はハイレベルでなければならない為、ボードデザインでプルアップすることを推奨します（通常、デバイス内部にプルアップ抵抗が内蔵されます）。

（４）　Ｔｅｓｔ　Ｄａｔａ　Ｏｕｔｐｕｔ（ＴＤＯ）

テストロジックからのデ−タをシリアル出力する信号です。この出力は、選択されたレジスタ（インストラクションｏｒデ−タレジスタ）から、ＴＣＫの立ち上がりエッジでシフト・アウトされます。ＴＤＯ出力の変化は、ＴＣＫの立ち下がりエッジまでは発生しません。シフトオペレ−ション以外の場合は、ハイインピ−ダンス状態となります。このため、ボードデザインにおいて、ＴＤＩとＴＤＯを接続するバウンダリスキャンチェインを構成するネットにはプルアップ抵抗を接続することを推奨します。

（５）　Ｔｅｓｔ　Ｒｅｓｅｔ　ｉｎｐｕｔ（ＴＲＳＴ）

ＴＲＳＴはＴＡＰコントローラの非同期リセットを入力します。ＴＲＳＴ　に　“０”　が入力されると非同期でＴＡＰコントローラは　Ｔｅｓｔ−Ｌｏｇｃ−Ｒｅｓｅｔ　状態になります。ＴＲＳＴ信号がドライブされない間はハイレベルでなければならない為、回路デザインでプルアップすることを推奨します（通常、デバイス内部にプルアップ抵抗が内蔵されます）

 バウンダリスキャン回路の動作を保証するために＊ＴＲＳＴが　“０”　から　“１”　に変化する間は　ＴＭＳは　“１”　の状態を保つことが推奨されます。