１．バウンダリスキャン概要

１．１　はじめに

バウンダリスキャンテストは、１９８５年にヨーロッパのＪＥＴＡＧ（Ｊｏｉｎｔ　Ｅｕｒｏｐｅａｎ　Ｔｅｓｔ　Ａｃｔｉｏｎ　Ｇｒｏｕｐ）によって最初に提案されました。さらに１９８６年に米国企業のメンバが加わり、１９９０年に規格化されたのがＩＥＥＥ　ｓｔｄ　１１４９．１−１９９０　Ｓｔａｎｄａｒｄ　Ｔｅｓｔ　Ａｃｃｅｓｓ　Ｐｏｒｔ　ａｎｄ　Ｂｏｕｎｄａｒｙ−Ｓｃａｎ　Ａｒｃｈｉｔｅｃｔｕｒｅです。この規格は、正式名称よりも、その作業グループの名称であるＪＴＡＧ（Ｊｏｉｎｔ　Ｔｅｓｔ　Ａｃｔｉｏｎ　Ｇｒｏｕｐ）が、規格名称であるかのように使われていますが、ＪＴＡＧはあくまで作業グループの名称です。

バウンダリスキャンテストが制定された当初は、対応するデバイスが少なく、又ＰＣＢの製造性がよい日本国内ではあまり普及しませんでした。しかし、昨今ではデバイスパッケージの高密度化（多ピン化、ＢＧＡ化）がすすみ、バウンダリスキャンに対応するデバイスが増えてきました。又ＣＰＵのインサーキットエミュレータ、ＦＰＧＡのプログラムインターフェースにもバウンダリスキャンが使用されるようになってきています。

ＩＥＥＥ　ｓｔｄ　１１４９．１　Ｓｔａｎｄａｒｄ　Ｔｅｓｔ　Ａｃｃｅｓｓ　Ｐｏｒｔ　ａｎｄ　Ｂｏｕｎｄａｒｙ−Ｓｃａｎ　Ａｒｃｈｉｔｅｃｔｕｒｅは１９９３年、１９９５年、２００１年に改訂されており、最新の規格はＩＥＥＥホームページ　http://www.ieee.org　を参照して下さい。

１．２　バウンダリスキャン試験の原理

バウンダリスキャンテストはＰＣＢ上のバウンダリスキャン対応デバイスを一筆書き（デイジーチェイン）に接続し、外部からデバイスの入出力をコントロールすることで、ＰＣＢ上のデバイスの試験を行なうものです。試験を行なうにはＰＣＢに接続されたボードテスタ（ＰＣやＷＳ）からの４本の信号で試験の実行が行なわれます。

ボードテスタからのＴＤｉ信号はＰＣＢ上のバウンダリスキャンデバイスのＴＤｉピンに接続されＴＤｏピンから出力されます。ＴＤｏピンの信号は次のバウンダリスキャンデバイスのＴＤｉに接続され、順番にＰＣＢ上の全てのバウンダリスキャンデバイスを接続し、最後のデバイスからのＴＤｏピンはボードテスタのＴＤｏに接続されます。又ボードテスタからのＴＣＫ，ＴＭＳ信号はバス状に全てのバウンダリスキャンデバイスに接続されます。

バウンダリスキャンデバイスは外部Ｉ／Ｏピンと内部論理との間にバウンダリスキャンセルが配置されＴＤｉピンからの信号とシフトレジスタを構成しており、適当なデータを入力することでバウンダリスキャンセルに接続された任意の出力ピンからデータを出力したり、入力ピンの状態をモニタすることが可能です。ＰＣＢ上のバウンダリスキャン対応デバイスを一筆書き（デイジーチェイン）に接続することで、ボードテスタからＰＣＢ上のバウンダリスキャンデバイスのＩ／Ｏピンを制御可能となります。

ＰＣＢ上のあるネットの試験を行なう場合、そのネットに接続されたデバイスの出力ピンから”Ｌ”レベルを出力し、そのネットに接続されたデバイスの入力ピンで”Ｌ”を検出し、引き続き出力ピンから”Ｈ”レベルを出力し、デバイスの入力ピンで”Ｈ”を検出すればそのネットでの２つのデバイスは正常に接続されていると想定できます。

１．３．バウンダリスキャン内蔵レジスタ

バウンダリスキャンデバイスはデバイス本来の内部ロジック機能の他にバウンダリスキャン試験機能を実現するためのレジスタとそのレジスタを制御するためのＴＡＰコントローラが内蔵されています。レジスタへのデータ設定やＴＡＰコントローラの制御のためにＴＣＫ，ＴＭＳ，ＴＤｉ，ＴＤｏ，ＴＲＳＴ（オプション）の５本の信号が必要となります。