1.はじめに
2.使用される単語
3.文法定義表記方法
4.文法定義
4.1 BSDLの構造
4.2 Generic
parameter文
4.3 Logical port
description文
4.4 Standard use文
4.5 Use文
4.6 Compornent
conformance文
4.7 Device package
pinmappings文
4.8 Grouped port
identification文
4.9 Scan port
4.10 Compliance enabel
4.11 Instruction register
4.12 Optional register
4.13 Register access
4.14 Boundary register
4.15 RUNBIST
4.16 INTEST description
4.17 User extensions
to BSDL
4.18 Design Warning文
5.Standard VHDL
Package
5.1 1990年版
5.2 1994年版
5.3 2001年版
6.各バージョンにおける差分
DEBSOLホームへ
4.2 Generic parameter文
generic parameter 文は複数コンポーネント表記を行う(複数の物理ポートが定義される)場合、論理ポートに物理ポート名を割りつけます。
generic ( PHYSICAL_PIN_MAP : string );
| generic ( PHYSICAL_PIN_MAP : string
:= <default device package type> );
<default device package type>は “4.7 Deivce package pin mappings” で記述される <pin mapping name> で定義されます。
☆例:
又は