デバッグソリューションズホームへ

1.はじめに

2.使用される単語

3.文法定義表記方法

4.文法定義

4.1 BSDLの構造

4.2 Generic

parameter文

4.3 Logical port

description文

4.4 Standard use文

4.5 Use文

4.6 Compornent

conformance文

4.7 Device package

pinmappings文

4.8 Grouped port

identification文

4.9 Scan port

identification文

4.10 Compliance enabel

description文

4.11 Instruction register

description文

4.12 Optional register

description文

4.13 Register access

description文

4.14 Boundary register

description文

4.15 RUNBIST

description文

4.16 INTEST description

4.17 User extensions

to BSDL

4.18 Design Warning文

 

5.Standard VHDL

Package

5.1 1990年版

5.2 1994年版

5.3 2001年版

 

6.各バージョンにおける

  DEBSOLホームへ

 

4.18 Design Warning 文

IDesign Warning 文は バウンダリスキャンの特性によってシステムの回路に問題を発生させる可能性がある場合、ユーザーに知らせることを目的としています。例えば、デバイスがその状態を保持するためのクロックが必要なダイナミックな回路を持っている場合、デバイスがシステムモードから抜けてINTESTのためのテストモードになった場合でもそのクロックは保持されなければなりません。Design Warning は問題となる可能性を警告としてユーザーに知らせることができます。

<design warning> ::=

attribute DESIGN_WARNING of

<component name> : entity is <string>;

<extensioin definition> は、対応する <extensioin declaration> の後に記述されなければなりません。<extensioin declaration> は同じBSDLに記述されるか、ユーザーが定義したVHDL Package に記述します。

 

例:

attribute DESIGN_WARNING of EPM7032SL44 : xxxxLSI is
WSome pins have both controlled and uncontrolled input paths.W&
WTest pin ignore for intest.W;