４．１３　Ｒｅｇｉｓｔｅｒ　ａｃｃｅｓｓ　ｄｅｓｃｒｉｐｔｉｏｎ　文

全てのインストラクションはテストデータをＴＤＩとＴＤＯの間のレジスタに配置しなければばりません。ユーザー定義のインストラクションはＩＥＥＥ　Ｓｔｄ．１１４９．１で定義されているテストデータレジスタ、或いはデバイス設計者が定義したレジスタにアクセスする可能性があります。ＩＥＥＥ　Ｓｔｄ．１１４９．１はデバイス設計者がデバイスにユーザー定義のレジスタとして参照できるレジスタを追加することを許しています。これらの試験に関連するインストラクションの名前やデータレジスタのビット長を定義します。

☆例：

上記例において　ＥＸＴＥＳＴ，　ＩＮＴＥＳＴ，　ＳＡＭＰＬＥ，　ＲＥＡＤＢＮ，　ＲＥＡＤＢＴ，　ＣＥＬＬＴＳＴ，　ＢＹＰＡＳＳ，　ＨＩＧＨＺ，　ＣＬＡＭＰ，　ＲＵＮＴ，　ＴＯＰＨＩＰ，　ＳＣＡＮＣＮ，　ＳＣＡＮＣＴ　は　“４．１１　Ｉｎｓｔｒｕｃｔｉｏｎ　ｒｅｇｉｓｔｅｒ　ｄｅｓｃｒｉｐｔｉｏｎ”　の　＜ｉｎｓｔｒｕｃｔｉｏｎ　ｏｐｃｏｄｅ　ｓｔｍｔ＞　で定義されなければなりません｡最初の６個のインストラクションはＢｏｕｎｄａｒｙ−Ｓｃａｎレジスタを選択し、次の５個のインストラクションはＢｙｐａｓｓレジスタを選択します。最後の２個のインストラクション（ＳＣＡＮＣＮ，　ＳＣＡＮＣＴ）はＢＣＲ［２］という２ビットのレジスタを選択します。これは設計者定義のテスト用のレジスタです。この例ではＳＣＡＮＣＴに　Ｃａｐｔｕｒｅ−ＤＲの状態遷移を通過するときにＢＣＲ［２］レジスタにロードされる０Ｘという値を示しています。この例ではＳＣＡＮＣＮインストラクションに対する値は定義されていません。