ＢＳＤＬ解説

４．１０　Ｃｏｍｐｌｉａｎｃｅ　ｅｎａｂｅｌ

ｄｅｓｃｒｉｐｔｉｏｎ文

４．１１　Ｉｎｓｔｒｕｃｔｉｏｎ　ｒｅｇｉｓｔｅｒ

ｄｅｓｃｒｉｐｔｉｏｎ文

４．１２　Ｏｐｔｉｏｎａｌ　ｒｅｇｉｓｔｅｒ

ｄｅｓｃｒｉｐｔｉｏｎ文

４．１３　Ｒｅｇｉｓｔｅｒ　ａｃｃｅｓｓ

ｄｅｓｃｒｉｐｔｉｏｎ文

４．１４　Ｂｏｕｎｄａｒｙ　ｒｅｇｉｓｔｅｒ

ｄｅｓｃｒｉｐｔｉｏｎ文

４．１５　ＲＵＮＢＩＳＴ

ｄｅｓｃｒｉｐｔｉｏｎ文

４．１６　ＩＮＴＥＳＴ　ｄｅｓｃｒｉｐｔｉｏｎ

４．１１　Ｉｎｓｔｒｕｃｔｉｏｎ　ｒｅｇｉｓｔｅｒ　ｄｅｓｃｒｉｐｔｉｏｎ　文

Ｉｎｓｔｒｕｃｔｉｏｎ　ｒｅｇｉｓｔｅｒ　ｄｅｓｃｒｉｐｔｉｏｎ　はデバイスに依存するインストラクションレジスタの特性を記述します。デバイスに実装されるインストラクションレジスタの特性を示すものとして以下のものがあります。

Ｌｅｎｇｔｈ	：	インストラクションレジスタは最低２ビットの長さを持ちます。最大長に制限はありません。
Ｉｎｓｔｒｕｃｔｉｏｎｓ	：	インストラクションをサポートするためには対応するレジスタが必要です。デバイスの設計者は　ＩＥＥＥ　Ｓｔｄ．１１４９．１　に規定されているオプションインストラクションの一部或いは全てを実装することが可能です。又プライベートインストラクションも実装できます。プライベートインストラクションは、試験の実行時、予期しない動作を防ぐためにアプリケーションに対してプライベートインストラクションであることを明示しなければなりません。
Ｉｎｓｔｒｕｃｔｉｏｎ　ｃｏｄｅｓ（ｏｐｃｏｄｅｓ）	：	ＥＸＴＥＳＴ　と　ＢＹＰＡＳＳ　インストラクションのビットパターンは　ＩＥＥＥ　Ｓｔｄ．１１４９．１によってあらかじめ定義されています（ＥＸＴＥＳＴ：Ａｌｌ“０”，ＢＹＰＡＳＳ：Ａｌｌ“１”）。他のインストラクションのビットパターンはデバイスの設計者によって定義されなければなりません。
Ｉｎｓｔｒｕｃｔｉｏｎ　ｃａｐｔｕｒｅ	：	Ｃａｐｔｕｒｅ－ＩＲ　の状態遷移を通過すると、インストラクションレジスタに入力したデータがロードされます。

ＢＳＤＬのインストラクションレジスタの特性とはその長さ、オペコード、Ｃａｐｔｕｒｅ－ＩＲ　の状態遷移でロードされるパターン、そして与えられたインストラクションがパブリックかプライベートかの情報です。

＜ｉｎｓｔｒｕｃｔｉｏｎ　ｒｅｇｉｓｔｅｒ＞	：：＝	＜ｉｎｓｔｒｕｃｔｉｏｎ　ｌｅｎｇｔｈ　ｓｔｍｔ＞＜ｉｎｓｔｒｕｃｔｉｏｎ　ｏｐｃｏｄｅ　ｓｔｍｔ＞＜ｉｎｓｔｒｕｃｔｉｏｎ　ｃａｐｔｕｒｅ　ｓｔｍｔ＞［　＜ｉｎｓｔｒｕｃｔｉｏｎ　ｐｒｉｖａｔｅ　ｓｔｍｔ＞　］
＜ｉｎｓｔｒｕｃｔｉｏｎ　ｌｅｎｇｔｈ　ｓｔｍｔ＞	：：＝	ａｔｔｒｉｂｕｔｅ　ＩＮＳＴＲＵＣＴＩＯＮ＿ＬＥＮＧＴＨ　ｏｆ＜ｃｏｍｐｏｎｅｎｔ　ｎａｍｅ＞　：　ｅｎｔｉｔｙ　ｉｓ　＜ｉｎｔｅｇｅｒ＞；
＜ｉｎｓｔｒｕｃｔｉｏｎ　ｏｐｃｏｄｅ　ｓｔｍｔ＞	：：＝	ａｔｔｒｉｂｕｔｅ　ＩＮＳＴＲＵＣＴＩＯＮ＿ＯＰＣＯＤＥ　ｏｆ＜ｃｏｍｐｏｎｅｎｔ　ｎａｍｅ＞　：　ｅｎｔｉｔｙ　ｉｓ　＜ｏｐｃｏｄｅ　ｔａｂｌｅ　ｓｔｒｉｎｇ＞；
＜ｉｎｓｔｒｕｃｔｉｏｎ　ｃａｐｔｕｒｅ　ｓｔｍｔ＞	：：＝	ａｔｔｒｉｂｕｔｅ　ＩＮＳＴＲＵＣＴＩＯＮ＿ＣＡＰＴＵＲＥ　ｏｆ＜ｃｏｍｐｏｎｅｎｔ　ｎａｍｅ＞　：　ｅｎｔｉｔｙ　ｉｓ＜ｐａｔｔｅｒｎ　ｌｉｓｔ　ｓｔｒｉｎｇ＞；
＜ｉｎｓｔｒｕｃｔｉｏｎ　ｐｒｉｖａｔｅ　ｓｔｍｔ＞	：：＝	ａｔｔｒｉｂｕｔｅ　ＩＮＳＴＲＵＣＴＩＯＮ＿ＰＲＩＶＡＴＥ　ｏｆ＜ｃｏｍｐｏｎｅｎｔ　ｎａｍｅ＞　：　ｅｎｔｉｔｙ　ｉｓ＜ｉｎｓｔｒｕｃｔｉｏｎ　ｌｉｓｔ　ｓｔｒｉｎｇ＞；
＜ｏｐｃｏｄｅ　ｔａｂｌｅ　ｓｔｒｉｎｇ＞	：：＝	＂　＜ｏｐｃｏｄｅ　ｄｅｓｃｒｉｐｔｉｏｎ＞　｛　，　＜ｏｐｃｏｄｅ　ｄｅｓｃｒｉｐｔｉｏｎ＞　｝　＂
＜ｐａｔｔｅｒｎ　ｌｉｓｔ　ｓｔｒｉｎｇ＞	：：＝	＂　＜ｐａｔｔｅｒｎ　ｌｉｓｔ＞　＂
＜ｐａｔｔｅｒｎ　ｌｉｓｔ＞	：：＝	＜ｐａｔｔｅｒｎ＞　｛　，　＜ｐａｔｔｅｒｎ＞　｝
＜ｉｎｓｔｒｕｃｔｉｏｎ　ｌｉｓｔ　ｓｔｒｉｎｇ＞	：：＝	＂　＜ｉｎｓｔｒｕｃｔｉｏｎ　ｌｉｓｔ＞　＂
＜ｉｎｓｔｒｕｃｔｉｏｎ　ｌｉｓｔ＞	：：＝	＜ｉｎｓｔｒｕｃｔｉｏｎ　ｎａｍｅ＞　｛　，　＜ｉｎｓｔｒｕｃｔｉｏｎ　ｎａｍｅ＞　｝
＜ｏｐｃｏｄｅ　ｄｅｓｃｒｉｐｔｉｏｎ＞	：：＝	＜ｉｎｓｔｒｕｃｔｉｏｎ　ｎａｍｅ＞　（　＜ｐａｔｔｅｒｎ　ｌｉｓｔ＞　）

各ａｔｔｒｉｂｕｔｅ　の目的を以下に示します。

ＩＮＳＴＲＵＣＴＩＯＮ＿ＬＥＮＧＴＨ	：	＜ｉｎｓｔｒｕｃｔｉｏｎ　ｌｅｎｇｔｈ　ｓｔｍｔ＞はインストラクションレジスタの長さを定義します。オペコードのパターンのビット長は＜ｉｎｓｔｒｕｃｔｉｏｎ　ｌｅｎｇｔｈ　ｓｔｍｔ＞で定義されたレジスタ長と一致しなければなりません。
ＩＮＳＴＲＵＣＴＩＯＮ＿ＯＰＣＯＤＥ	：	＜ｉｎｓｔｒｕｃｔｉｏｎ　ｏｐｃｏｄｅ　ｓｔｍｔ＞はインストラクション名とそれに対応するビットパターンを定義します。ビットパターンの右端のビットが、シフトレジスタでＴＤｏに近い（最初に出力される）ビットになります。ＩＥＥＥ　Ｓｔｄ．１１４９．１ではＥＸＴＥＳＴ，ＢＹＰＡＳＳインストラクションのコードの表記は省略可能です。この場合ＥＸＴＥＳＴのパターンはＡｌｌ“０”，ＢＹＰＡＳＳのパターンはＡｌｌ“１”となります。又他のビットパターンを追加で定義することも可能です。使用されないビットパターンはＢＹＰＡＳＳインストラクションにデコードされます。
ＩＮＳＴＲＵＣＴＩＯＮ＿ＣＡＰＴＵＲＥ	：	＜ｉｎｓｔｒｕｃｔｉｏｎ　ｃａｐｔｕｒｅ　ｓｔｍｔ＞はＴＡＰコントローラがＣａｐｔｕｒｅ－ＩＲの状態遷移を通過するときに、インストラクションレジスタにロードされるビットパターンを定義します。ＩＥＥＥ　Ｓｔｄ．１１４９．１ではＬＳＢの２ビットは“０１”と決められています。残りのビットは設計者が定義します。
ＩＮＳＴＲＵＣＴＩＯＮ＿ＰＲＩＶＡＴＥ	：	＜ｉｎｓｔｒｕｃｔｉｏｎ　ｐｒｉｖａｔｅ　ｓｔｍｔ＞はプライベートインストラクションを定義するもので、オプションです。プライベートインストラクションはデバイスの設計者によって使用されるもので、その動作は正常動作が保証されないため、通常動作ではこのインストラクションの使用は避けるべきです。

☆例：

ａｔｔｒｉｂｕｔｅ　ＩＮＳＴＲＵＣＴＩＯＮ＿ＬＥＮＧＴＨ　ｏｆ　ｘｘ７４ｂｃｔ８２４４ａ　：　ｅｎｔｉｔｙ　ｉｓ　８；
ａｔｔｒｉｂｕｔｅ　ＩＮＳＴＲＵＣＴＩＯＮ＿ＯＰＣＯＤＥ　ｏｆ　ｘｘ７４ｂｃｔ８２４４ａ　：　ｅｎｔｉｔｙ　ｉｓ
	＂ＥＸＴＥＳＴ	（００００００００，１０００００００），＂＆
	＂ＢＹＰＡＳＳ	（１１１１１１１１，１００００１００），＂＆
	＂ＳＡＭＰＬＥ	（００００００１０，１０００００１０），＂＆
	＂ＩＮＴＥＳＴ	（００００００１１，１０００００１１），＂＆
	＂ＨＩＧＨＺ	（０００００１１０，１００００１１０），＂＆	－－Ｂｙｐａｓｓ　ｗｉｔｈ　ｏｕｔｐｕｔｓ　ｈｉｇｈ－ｚ
	＂ＣＬＡＭＰ	（０００００１１１，１００００１１１），＂＆	－－Ｂｙｐａｓｓ　ｗｉｔｈ　ｂｓ　ｖａｌｕｅ
	＂ＲＵＮＴ	（００００１００１，１０００１００１），＂＆	－－Ｂｏｕｎｄａｒｙ　ｒｕｎ　ｔｅｓｔ
	＂ＲＥＡＤＢＮ	（００００１０１０，１０００１０１０），＂＆	－－Ｂｏｕｎｄａｒｙ　ｒｅａｄ　ｎｏｒｍａｌ　ｍｏｄｅ
	＂ＲＥＡＤＢＴ	（００００１０１１，１０００１０１１），＂＆	－－Ｂｏｕｎｄａｒｙ　ｒｅａｄ　ｔｅｓｔ　ｍｏｄｅ
	＂ＣＥＬＬＴＳＴ	（００００１１００，１０００１１００），＂＆	－－Ｂｏｕｎｄａｒｙ　ｓｅｌｆｔｅｓｔ　ｍｏｄｅ
	＂ＴＯＰＨＩＰ	（００００１１０１，１０００１１０１），＂＆	－－Ｂｏｕｎｄａｒｙ　ｔｏｇｇｌｅ　ｏｕｔ　ｔｅｓｔ　ｍｏｄｅ
	＂ＳＣＡＮＣＮ	（００００１１１０，１０００１１１０），＂＆	－－ＢＣＲ　ｓｃａｎ　ｎｏｒｍａｌ　ｍｏｄｅ
	＂ＳＣＡＮＣＴ	（００００１１１１，１０００１１１１）　＂；	－－ＢＣＲ　ｓｃａｎ　ｔｅｓｔ　ｍｏｄｅ

ａｔｔｒｉｂｕｔｅ　ＩＮＳＴＲＵＣＴＩＯＮ＿ＣＡＰＴＵＲＥ　ｏｆ　ｘｘ７４ｂｃｔ８２４４ａ　：　ｅｎｔｉｔｙ　ｉｓ　＂１００００００１＂；
ａｔｔｒｉｂｕｔｅ　ＩＮＳＴＲＵＣＴＩＯＮ＿ＤＩＳＡＢＬＥ　ｏｆ　ｘｘ７４ｂｃｔ８２４４ａ　：　ｅｎｔｉｔｙ　ｉｓ　＂ＨＩＧＨＺ＂；
ａｔｔｒｉｂｕｔｅ　ＩＮＳＴＲＵＣＴＩＯＮ＿ＧＵＡＲＤ　ｏｆ　ｘｘ７４ｂｃｔ８２４４ａ　：　ｅｎｔｉｔｙ　ｉｓ　＂ＣＬＡＭＰ＂；

この例は１９９０年版ＢＳＤＬ表記です。１９９４年版ＢＳＤＬでは　ＩＮＳＴＲＵＣＴＩＯＮ＿ＤＩＳＡＢＬＥ　及び　ＩＮＳＴＲＵＣＴＩＯＮ＿ＧＵＡＲＤ　は削除されています。